|
|
|
 |
|
|
| 一种ＦＰＧＡ内嵌双端口存储器的测试方法，将ＦＰＧＡ中的内嵌双端口存储器全部配置为可选工作模式中的同一种，将同一类端口的输入并行连接到一起作为公共输入端；测试时，先采用Ｍａｒｃｈ Ｃ算法轮流测试两类端口，然后对两类端口同时施加组合向量，进行两端口的关联性故障测试，判断存储器输出的正确性。本发明有效地完成了ＦＰＧＡ内嵌双端口存储器的测试，测试覆盖率达到１００％，且合理利用了ＦＰＧＡ中空闲的资源作为检验逻辑，简化了调试过程，减少了输入输出端口，大大提高了测试效率。 |
|
|
|
|
|
|
|
|
一种FPGA内嵌双端口存储器的测试方法
一种ＦＰＧＡ内嵌双端口存储器的测试方法，其特征在于步骤如下： （１）对ＦＰＧＡ内嵌的各双端口存储器的两个存储端口进行编号，分别为端口Ａ（２０１）和端口Ｂ（２０２）； （２）将各内嵌双端口存储器端口Ａ（２０１）的输入地址端Ａ（２０３）、输入数据端Ａ（２０４）、端口使能端Ａ（２０５）、读写使能端Ａ（２０６）、复位控制端Ａ（２０７）、时钟输入端Ａ（２０８）分别并联在一起作为公共输入端Ａ（３０１），将各内嵌双端口存储器端口Ａ（２０１）的输出端（２１５）按位分别并联在一起作为并行输出端Ａ（３０５）；将各内嵌双端口存储器端口Ｂ（２０２）的输入地址端Ｂ（２０９）、输入数据端Ｂ（２１０）、端口使能端Ｂ（２１１）、读写使能端Ｂ（２１２）、复位控制端Ｂ（２１３）、时钟输入端Ｂ（２１４）分别并联在一起作为公共输入端Ｂ（３０２），将各内嵌双端口存储器端口Ｂ（２０２）的输出端（２１６）按位分别并联在一起作为并行输出端Ｂ（３０６）； （３）将各内嵌双端口存储器配置为相同的工作模式； （４）将各内嵌双端口存储器的端口Ａ（２０１）设为有效，端口Ｂ（２０２）设为无效，通过公共输入端Ａ（３０１）对并联的各存储器施加Ｍａｒｃｈ Ｃ算法测试向量进行故障测试； （５）将各内嵌双端口存储器的端口Ｂ（２０２）设为有效，端口Ａ（２０１）设为无效，通过公共输入端Ｂ（３０２）对并联的各存储器施加Ｍａｒｃｈ Ｃ算法测试向量进行故障测试； （６）将各内嵌双端口存储器的端口Ａ（２０１）和端口Ｂ（２０２）同时设为有效，通过公共输入端Ａ（３０１）和公共输入端Ｂ（３０２）对并联的各存储器同时施加组合向量进行两端口的关联性故障测试； （７）将各内嵌双端口存储器设置为相同的其它工作模式，重复步骤（４）～（６）进行测试。
|
|
|
|
|
| |
|
