母片集成电路-钱眼专利分类

P沟道能隙工程硅氧氮氧硅NAND闪存的编程与擦除方法　[申请号/专利号：200710102192]
申请人/专利权人：旺宏电子股份有限公司
本发明提供一种Ｐ沟道存储元件的编程方法。存储元件包括源极、漏极和栅极。施加第一电压于栅极上导致富勒－诺丁汉（－ＦＮ）的空穴注入，因此使存储单元进入编程状态。...

2007年11月7日

台湾

半导体存储装置以及半导体装置　[申请号/专利号：200710086267]
申请人/专利权人：松下电器产业株式会社
在构成大容量ＤＲＡＭ作为硬核的情况下，随着工艺细微化，防止与控制电路群的细微化相伴的比例不均衡引起的面积效率、性能、布线效率降低的因素。存储阵列区域与控制区域接触，并且...

2007年9月12日

可掩模编程的逻辑宏　[申请号/专利号：200610128554]
申请人/专利权人：英飞凌科技股份公司
可掩模编程的逻辑宏（１）具有至少三个输入端（１３－１８）和一个输出端（７），具有第一组（１）晶体管的至少三个晶体管（２、３、４）－形成在半导体衬底（３９）上－每个晶体管...

2007年7月11日

联邦

集成电路屏蔽系统　[申请号/专利号：200580015946]
申请人/专利权人：NDS有限公司
一种将附加层添加到集成电路的方法，该方法包括提供一种具有互联层的集成电路，在集成电路的基本上所有暴露表面的上方沉积附加材料层，此附加材料层的导电性可以改变，且通过对此附...

2007年4月25日

英国

制造多路传输/多路分解结构的允许未对准的方法　[申请号/专利号：200580013868]
申请人/专利权人：惠普开发有限公司
本发明涉及一种允许未对准的制造多路传输／多路分解结构（１３０６）的工艺方法。一种工艺以大于导电结构（１１０４）间距（８０８）的公差（１００２或１００４）制造多路传输／多...

2007年4月18日

美国

用于虚拟电源的集成电路布局　[申请号/专利号：200580013566]
申请人/专利权人：皇家飞利浦电子股份有限公司
一种标头晶体管（３）和标尾晶体管（５），提供了用于集成电路的内核（１）的虚拟电源。该标头晶体管（３）和／或标尾晶体管（５）被划分为许多个较小的晶体管。例如，标头晶体管（...

2007年4月18日

单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路　[申请号/专利号：200510132639]
申请人/专利权人：松下电器产业株式会社
根据本发明的单元包括多个能传输输入信号或输出信号并且在设计半导体集成电路中用作最小单位的端子，其中该多个端子被布置在沿着Ｙ方向排布的布线网格上，该Ｙ方向为垂直于在自动布...

2006年6月28日

半导体电路装置以及该电路仿真方法　[申请号/专利号：200410005325]
申请人/专利权人：松下电器产业株式会社
一种半导体电路装置及其电路仿真方法，在半导体电路装置的Ｎ阱（２）中设置由沟槽分离（Ｒｉｓ）包围的ＰＭＩＳ用活性区域（Ｒｔｐ），而在Ｐ阱（３）中设置由沟槽分离（Ｒｉｓ）包...

2004年8月11日

具有构造块的集成电路　[申请号/专利号：03815372]
申请人/专利权人：皇家飞利浦电子股份有限公司
集成电路（３００）具有规则的网格，该网格由基本一样的构造块（１００ａ－ｉ）形成。要避免可能发生在集成电路（３００）边缘的路由冲突，该冲突是由使用单一类型的非对称构造块所...

2005年9月7日

半导体装置　[申请号/专利号：200310118019]
申请人/专利权人：松下电器产业株式会社
本发明提供一种半导体装置。需要高电流能力的Ｐ沟道型ＭＩＳＦＥＴ的栅极是配置于不连续型活性区域（Ｒ１０ｐ）上的高驱动型栅极（１０ｐｈ），或者是配置于二输入型活性区域（Ｒ２...

2004年6月9日

双极型晶体管　[申请号/专利号：200310101510]
申请人/专利权人：松下电器产业株式会社
本发明提供一种具备双极型晶体管，其具备多个具有发射极、基极以及集电极的单位晶体管成电的并联连接的双极型晶体管，各晶体管组的单位晶体管数量各不相同，是具备２、４、８、１６...

2004年5月19日

用于FINFET和CMOS器件的集成反熔断器结构及其制造方法　[申请号/专利号：02830046]
申请人/专利权人：国际商业机器公司
本发明提供了与如ＦＩＮＦＥＴ或平面ＣＭＯＳ器件的半导体器件集成的反熔断器结构（１００）及其制造方法。提供覆盖设置于衬底（１０）上的绝缘体（３）的半导体材料区（１１）；蚀...

2005年12月28日

美国

单调动态-静态伪NMOS逻辑电路和形成逻辑门阵列的方法　[申请号/专利号：02805073]
申请人/专利权人：微米技术有限公司
单调动态—静态伪ＮＭＯＳ逻辑电路包括：具有时钟输入以及具有输出的动态逻辑电路，其中，当向时钟输入提供低时钟信号时，配置所述的输出以便将该输出预先配置为高电平；以及，具有...

2004年4月21日

美国

多阈值MIS集成电路器件及其电路设计方法　[申请号/专利号：02151422]
申请人/专利权人：富士通株式会社
在芯片５０Ａ中，被布置的宏电路单元２０Ａ不包括虚拟电源线和高阈值电压的泄漏电流抑制ＭＯＳ晶体管和高阈值电压的泄漏电流抑制ＭＯＳ晶体管单元５１。晶体管单元５１具有一条与该...

2003年6月11日

集成电路管芯产率最大化方法　[申请号/专利号：00806398]
申请人/专利权人：皇家菲利浦电子有限公司
一种使集成电路管芯生产率最大化的方法。在一个实施方案中，此方法在委托－伺服计算机系统网络中的伺服计算机系统中实现。在此实施方案中，伺服计算机系统从委托计算机系统接收晶片...

2002年5月1日

一种集成电路及其为集成电路设计导线布局的方法　[申请号/专利号：00802176]
申请人/专利权人：皇家菲利浦电子有限公司
一种集成电路，它包括多个单元块以及带有用于信号和电力路由的导线的多个层。独立单元的电力和地连接，由单元级第一导线层中的电力和地导线提供。块级的电力和地导线由最高级的层中...

2001年12月19日

功能模块模型和流水线电路合成方法及流水线电路装置　[申请号/专利号：98102699]
申请人/专利权人：松下电器产业株式会社
一种功能模块模型包括表示流水线寄存器可插入的位置的表示分割线Ｌｉｎｅ１－Ｌｉｎｅ４的分割线数据和由分割线划界的分割区域ｂｌｏｃｋ１～ｂｌｏｃｋ５中表示延迟和面积的折衷选...

1999年2月17日

利用单元库方式进行布局设计的半导体集成电路装置　[申请号/专利号：97182030]
申请人/专利权人：三菱电机株式会社
预先在连通单元（４０）及顶盖单元（４１）中形成由栅电极（１３）和一对Ｐ型扩散层（１０ａ、１０ｂ）和Ｎ型扩散层（１１ａ、１１ｂ）构成的基本对。由此，因为即使在制成布局图之...

2000年3月29日

半导体集成电路器件　[申请号/专利号：97113900]
申请人/专利权人：冲电气工业株式会社
本发明揭示一种半导体集成电路器件，包括形成多晶硅层（４３）以便到达全部单元晶胞的电源／ＧＮＤ专用的有源区域（２３）、（３２），构成ＭＯＳ电容。也就是说，借助于在取基板电...

1998年2月18日

半导体集成电路的布图设计方法　[申请号/专利号：94106710]
申请人/专利权人：松下电子工业株式会社
用第１互连层上的垂直互连网格线和第２互连层的水平互连网格线在半导体元件间产生互连布线。若特定半导体元件的互连路径没有布线，就在半导体元件间产生辅助的互连网格线。利用辅助...

1995年5月10日

专用集成电路样机　[申请号/专利号：93103573]
申请人/专利权人：克罗内有限公司
一种对集成电路或ＡＳＩＣ执行仿真的电子硬件ＡＳＩＣ样机，使可能在随后的硬件环境中对要生成组分测试。借助于在逻辑单元中附加一个可编程延迟装置，并借助于利用具有延迟装置耦合...

1994年1月26日

联邦

母片式半导体集成电路　[申请号/专利号：90109177]
申请人/专利权人：皇家菲利浦电子有限公司
一种母片式半导体集成电路，包括由ＮＭＯＳ晶体管和ＰＭＯＳ晶体管构成的ＲＯＭ存储单元。为提高母片的集成度，经由同一字线控制同一行中的ＮＭＯＳ晶体管和ＰＭＯＳ晶体管（存储单...

1991年5月29日