|
|
|
 |
|
|
| 本发明公开了一种氧化铪掺杂氧化铈栅电介质材料及其制备方法，本发明主要采用传统的陶瓷烧结技术将１０～２０％摩尔的氧化铪掺杂到氧化铈中，在１４００℃下高温烧结，得到相应的氧化铪掺杂氧化铈陶瓷靶材，随后采用激光脉冲沉积技术，在经过标准ＲＣＡ清洗过程后的ｎ型Ｓｉ片上沉积氧化铈掺杂氧化铪薄膜。本发明制备的氧化铈掺杂氧化铪介电陶瓷薄膜为单晶薄膜，与衬底材料的取向关系为（１１１）↓［ＨＤＣ］／／（００１）↓［Ｓｉ］和［１１０］↓［ＨＤＣ］／／［１１０］↓［Ｓｉ］；并且具有非常小的漏电流密度，适于做高κ栅介质使用。 |
|
|
|
|
|
|
|
|
一种氧化铪掺杂氧化铈栅电介质材料及其制备方法
一种氧化铪掺杂氧化铈栅电介质材料，其特征在于在单晶ｎ型Ｓｉ片上沉积氧化铪掺杂氧化铈单晶薄膜，所述的氧化铪掺杂氧化铈是指在氧化铈中掺杂有１０～２０％摩尔比的氧化铪。
|
|
|
|
|
| |
|
