专利┆化工┆机械┆建材┆通讯┆纺织┆电子┆农业┆服饰┆环保┆家居┆电器┆办公┆玩具┆文教┆包装
电气┆塑料┆能源┆橡胶┆照明┆运动┆仪器┆冶金┆数码┆汽车┆物流┆纸业┆印刷┆礼品┆建筑┆五金
发明名称 全文
专利
供应商机
采购商机
企业库
商讯
产品库
钱眼专利首页 > 包括无机层的 的专利共 36 条
<<　1　 >>免费注册 
热点信息推荐



热点企业推荐
 
 
 
排序
专利信息
公开日
地区
我要留言
1
形成半导体器件微图案的方法　[申请号/专利号：200810002751]
申请人/专利权人：海力士半导体有限公司
本发明涉及一种半导体器件微图案形成的方法。在根据本发明的一个方面的方法中，在半导体衬底上形成蚀刻目标层、第一硬掩模层和菱形绝缘图案。在包括绝缘图案的第一硬掩模层上形成第...
2008年11月12日
2
在半导体器件中形成硬掩模图案的方法　[申请号/专利号：200810000711]
申请人/专利权人：海力士半导体有限公司
在半导体器件中形成硬掩模图案的方法中，蚀刻掩模的间距小于曝光设备的分辨率极限。所述方法包括通过利用光刻胶图案的曝光工艺形成第一硬掩模图案，在包括第一硬掩模图案的所得结构...
2008年11月12日
3
形成半导体器件的精细图案的方法　[申请号/专利号：200810000680]
申请人/专利权人：海力士半导体有限公司
本发明公开一种形成半导体器件的精细图案的方法，所述方法包括在具有底层的基板上形成沉积膜。沉积膜包括第一、第二和第三掩模薄膜。所述方法还包括在第三掩模薄膜上形成光阻图案，...
2008年11月5日
4
形成半导体器件的微图案的方法　[申请号/专利号：200810007249]
申请人/专利权人：海力士半导体有限公司
形成半导体器件微图案的方法，包括：在衬底上形成蚀刻目标层，在蚀刻目标层上形成硬掩模层，在蚀刻目标层上形成第一辅助图案。第一辅助图案限定多个互相间隔开的结构。将硅注入第一...
2008年10月22日
5
使用选择性蚀刻形成存储器的隔离结构的方法　[申请号/专利号：200710142370]
申请人/专利权人：海力士半导体有限公司
本发明提供一种选择性蚀刻方法，包括：混合聚合物与碳纳米管；应用该混合物至蚀刻目标层以形成碳纳米管－聚合物复合层；藉由图案化该碳纳米管－聚合物复合层以形成硬掩模，从而选择...
2008年3月5日
6
无定型碳层的低温沉积方法　[申请号/专利号：200710110775]
申请人/专利权人：应用材料公司
本发明提供了低温沉积具有改善的阶梯覆盖的无定型碳膜的方法。在一种实施方式中，该方法包括：在处理室中提供衬底；使包含至少烃化合物和惰性气体的气体混合物流入所述处理室，其中...
2008年2月13日
7
半导体结构及其制造方法　[申请号/专利号：200710180918]
申请人/专利权人：台湾积体电路制造股份有限公司
本发明提供一种半导体结构及其制造方法，该半导体结构包括：一晶体管，形成于一衬底上且包括一晶体管栅极与至少一源极／漏极区域；一预定区域，连接该源极／漏极区域；以及一光致抗...
2008年4月16日
8
2008年1月30日
9
通过添加碳降低氮化硅蚀刻速率的方法　[申请号/专利号：200710126049]
申请人/专利权人：应用材料公司
本发明提供了形成掺杂碳的氮化硅硬掩膜的方法。所述氮化硅硬掩膜包括掺杂碳的氮化硅层和未掺杂的氮化硅层。本发明提供了由包含碳源化合物、硅源化合物和氮源的化合物在ＲＦ功率的存...
2008年1月2日
10
硬掩模叠层和图案化方法　[申请号/专利号：200710105307]
申请人/专利权人：奇梦达股份公司
一种用于图案化将被图案化的层的硬掩模叠层，包括：设置在将被图案化的层上方的碳层、布置在碳层顶上的选自ＳｉＯ↓［２］和ＳｉＯＮ的组的材料的第一层和布置在第一层上的硅层。一...
2007年9月26日
11
形成半导体器件的方法　[申请号/专利号：200710104108]
申请人/专利权人：三星电子株式会社
一种形成半导体器件的方法，包括在目标层上形成第一掩模图形，该第一掩模图形露出目标层的第一部分；形成中间材料层，包括在第一掩模图形的侧面和目标层的第一部分上淀积中间材料层...
2007年12月12日
12
半导体装置的制造方法　[申请号/专利号：200710091164]
申请人/专利权人：株式会社东芝
一种半导体装置的制造方法，包括：在基板上形成３层叠层膜并在其上形成作为掩模加工第１层的第１抗蚀剂图形，形成第１膜图形并在去除其后，利用第２抗蚀剂图形部分覆盖第１膜图形；...
2007年10月17日
13
用于制造半导体器件的方法　[申请号/专利号：200710000860]
申请人/专利权人：海力士半导体有限公司
一种用于制造半导体器件的方法，包括：在蚀刻目标层上形成多个蚀刻掩膜图案，每个所述蚀刻掩膜图案包括第一硬掩膜、第一垫层、以及第二垫层；在所述蚀刻掩膜图案的两个侧壁上形成间...
2007年9月5日
14
基板处理装置、基板处理方法和存储介质　[申请号/专利号：200610142497]
申请人/专利权人：东京毅力科创株式会社
本发明提供一种能够高效率地除去氧化物层和有机物层的基板处理装置。基板处理装置（１０）的第三处理单元（３６）包括框体状的处理室容器（腔室）（５０）、氧气供给系统（１９２）...
2007年8月8日
15
硬掩模层与半导体元件的制造方法　[申请号/专利号：200610074881]
申请人/专利权人：力晶半导体股份有限公司
本发明提供了一种硬掩模层的制造方法，包括：于基底上形成一层掩模层；于掩模层上形成一层图案化光致抗蚀剂层；图案化光致抗蚀剂层具有多个开口，且这些开口暴露部分掩模层；之后，...
2007年10月31日
16
使用间距倍增的集成电路制造方法　[申请号/专利号：200580035764]
申请人/专利权人：微米技术有限公司
在单个步骤中，将集成电路（１００）的阵列（１０２）和外围（１０４）中的不同尺寸的特征在衬底（１１０）上形成图案。特别是，在单个掩模层（１６０）上形成组合两个独立形成图案...
2007年9月26日
17
掩模材料转化　[申请号/专利号：200580035659]
申请人/专利权人：微米技术有限公司
掩模图案如间距倍增的隔体的尺寸通过在将它们形成之后，控制在所述图案中的特征的增长得到控制。为了形成间距倍增的隔体（１７５ａ）的图案，首先形成芯棒的图案，使其覆盖在半导体...
2007年9月26日
18
用于化学处理TERA层的处理系统和方法　[申请号/专利号：200580021098]
申请人/专利权人：东京毅力科创株式会社
本发明公开了用于化学处理衬底上的ＴＥＲＡ层的处理系统和方法。衬底的化学处理在化学上改性了衬底上的暴露表面。在一个实施例中，用于处理ＴＥＲＡ层的系统包括用于在衬底上沉积Ｔ...
2007年5月30日
19
沉积用于金属刻蚀硬掩模应用的无定型碳膜的方法　[申请号/专利号：200580007772]
申请人/专利权人：应用材料公司
本发明提供一种刻蚀衬底的方法，该方法包括用沉积在其上的无定型碳材料刻蚀导体材料。一方面，本发明提供一种用于处理衬底的方法，该方法包括在衬底表面上沉积导体材料层、在导体材...
2007年3月14日
20
用于各种刻蚀和光刻集成方案的无定型碳的使用技术　[申请号/专利号：200580003299]
申请人/专利权人：应用材料公司
本发明提供一种刻蚀衬底的方法。该刻蚀衬底的方法包括使用衬底上的经两次图案化的无定型碳层作为硬掩模将图案转移到衬底中。可选地，在图案被转移到衬底中之前，非碳基层被沉积无定...
2007年2月14日
21
形成用于闸电极图案化的硬遮罩的方法及对应的装置　[申请号/专利号：200510007545]
申请人/专利权人：台湾积体电路制造股份有限公司
本发明是关于一种于半导体装置中形成用于闸电极图案化的硬遮罩的方法及对应的装置，该方法包括提供欲蚀刻的一多晶硅层，以及在多晶硅层上方形成一氮化物硬遮罩，其中相较于氧化硅的...
2006年4月19日
22
纳米结构及其制造方法　[申请号/专利号：200480044261]
申请人/专利权人：新加坡科技研究局、新加坡国立大学
一种制造纳米结构的方法，包括：提供用于生长纳米结构的衬底；提供具有预定的纳米图案的模板；在模板和衬底之间提供至少一层掩模材料；把纳米图案从模板转移到掩模材料层；以及通过...
2007年10月31日
23
包括无定形碳层的掩模结构　[申请号/专利号：200480033277]
申请人/专利权人：微米技术有限公司
形成具有多层的掩模结构。该掩模结构包括无定形碳层和形成在无定形碳层上的帽盖层。该无定形碳层包括透明的无定形碳。该帽盖层包括非氧化物材料。在半导体器件制造期间，该掩模结构...
2006年12月13日
24
用于制造硬掩模的方法和硬掩模结构　[申请号/专利号：200480028389]
申请人/专利权人：英飞凌科技股份公司
根据本发明的方法，硬掩模层通过原子层沉积方法被应用到形成一定结构的光致抗蚀剂层上，硬掩模层的一部分被去除，使得形成一定结构的光致抗蚀剂层的相应部分被暴露出。所述暴露的部...
2006年11月8日
25
对半导体器件中的部件进行构图的技术　[申请号/专利号：200480026182]
申请人/专利权人：国际商业机器公司
本发明提供了半导体处理技术。在一方面，对在半导体器件中的一个或多个部件进行构图的方法包括如下的步骤。一个或多个部件至少一个临界尺寸在抗反射材料的蚀刻的过程中被减小。本发...
2006年10月18日
26
在低温及减小的沉积速率下形成TEOS盖层的方法　[申请号/专利号：200480024861]
申请人/专利权人：先进微装置公司
本发明揭示一种用于碳硬掩模层的二氧化硅盖层的形成方法，以用于图案化具有５０纳米及更小的临界尺寸的多晶硅层特征。为此目的，使用低温等离子体增强ＣＶＤ过程，其中保持低沉积速...
2006年10月11日
27
掩蔽法　[申请号/专利号：200480024178]
申请人/专利权人：微米技术有限公司
本发明涉及掩蔽法。在一个实施方案中，含硼掺杂的无定形碳的掩蔽材料在形成于半导体基底上的结构元件上形成。所述掩蔽材料包括至少约０．５原子％的硼。掩蔽材料基本上进行各向异性...
2006年9月27日
28
用于多层光致抗蚀剂干式显影的方法和装置　[申请号/专利号：200480001378]
申请人/专利权人：东京毅力科创株式会社、国际商业机器公司
一种在等离子体加工系统中，用于在基底上蚀刻有机抗反射涂料（ＡＲＣ）层的方法，包括：引入包括氨（ＮＨ↓［３］）和钝化气体的工艺过程气体；由工艺过程气体生成等离子体；以及将...
2006年1月4日
29
在衬底上沉积材料的方法　[申请号/专利号：200480030051]
申请人/专利权人：东京毅力科创株式会社、国际商业机器公司
本发明提供了一种利用等离子体增强化学气相沉积工艺在衬底上沉积具有可调光学和抗刻蚀特性的ＴＥＲＡ薄膜的方法和装置，其中，对于ＴＥＲＡ薄膜沉积的至少一部分，等离子体增强化学...
2006年11月22日
30
光刻用硫化物半导体掩膜　[申请号/专利号：200410093319]
申请人/专利权人：中国科学院上海光学精密机械研究所
一种光刻用硫化物半导体掩膜，其特征在于所述的硫化物半导体掩膜的材料为碲化锗，锗锑碲，银铟锑碲，碲化锑或锑。本发明硫化物半导体掩膜材料由于材料的三阶非线性效应，能大大减小...
2005年6月8日
31
在半导体工艺中形成亚光刻开口的方法　[申请号/专利号：200710097005]
申请人/专利权人：硅存储技术公司
在第一材料第一层中形成亚光刻开口的第一方法，开始于在第一层上产生其位于所需亚光刻开口位置上的光刻开口。从光刻开口部分去除第一层中的第一材料。共形淀积与第一层相同材料的牺...
2007年11月7日
32
减少在半导体装置制造过程中图案变形及光刻胶中毒的方法　[申请号/专利号：03818258]
申请人/专利权人：先进微装置公司
一硬质屏蔽叠包括交替的掺杂非晶形碳层（２２）和无掺杂非晶形碳层（２０）。无掺杂非晶形碳层（２０）系作为抑止掺杂非晶形碳层（２２）中压缩应力影响用的缓冲层以防止剥离。该堆...
2005年9月21日
33
使用内存字线硬掩膜延伸部的集成电路制造方法　[申请号/专利号：03806322]
申请人/专利权人：斯班逊有限公司
本发明提供一种通过使用硬掩膜延伸部（５２４）而形成具有密置字线（５２５）（５２６）的集成电路内存的制造方法。在半导体衬底（５０１）上沉积电荷俘获介电层（５０４），和在该...
2005年7月20日
34
制造精细结构之无阻光刻方法　[申请号/专利号：02825806]
申请人/专利权人：因芬尼昂技术股份公司
本发明系相关于一种制造精细结构的无阻光刻方法，一半导体遮幕层（ＨＭ）系被形成于一载体材质（ＴＭ、ＨＭ’）之上，以及一选择性离子植入（Ｉ）系加以实现，以对该半导体屏蔽层（...
2005年4月13日
35
微结构的制造方法　[申请号/专利号：01821809]
申请人/专利权人：国际商业机器公司
提供了一种具有高纵横比的金属微结构的制造方法，其中包括在基底上用光刻法产生沟槽。在上述沟槽的内表面形成聚合物链。这样，光刻工艺中的关键尺寸可被降至零以上的任何尺寸。此方...
2004年9月8日
36
用于半导体制造的导电层的低温氧化　[申请号/专利号：00808743]
申请人/专利权人：因芬尼昂技术北美公司
公开和要求保护一种根据本发明形成用于半导体制造的阀用金属氧化物的方法。该方法包括以下步骤：提供半导体晶片（１００），在晶片上淀积阀用金属（１１０），将晶片放置在电化学单...
2002年6月26日
37
用于生产半导体p,p+ 和n,n+区的掺杂糊剂　[申请号/专利号：00804875]
申请人/专利权人：默克专利股份有限公司
本发明涉及用于生产单晶和多晶Ｓｉ片的ｐ，ｐ＋和ｎ，ｎ＋区的新型硼、磷或硼－铝基掺杂糊剂，本发明进一步涉及使用相应的糊剂作为掩模糊剂在半导体的生产、功率电子元件或光电器件...
2002年4月3日
38
改善光致抗蚀剂图案轮廓的方法　[申请号/专利号：00131452]
申请人/专利权人：联华电子股份有限公司
一种改善光致抗蚀剂图案侧边轮廓的方法，在定义光致抗蚀剂的曝光显影步骤之后，在温度处于该光致抗蚀剂的玻态转换温度之下进行硬烤步骤，以使光致抗蚀剂得以回流整型，以避免顶凸角...
2002年5月15日
39
半导体器件的制法　[申请号/专利号：99810496]
申请人/专利权人：因芬尼昂技术股份公司
公开了包含安排在半导体衬底（５）上的金属层（１０）的半导体器件的制法。本发明方法包含以下步骤：硅层（１５）沉积在金属层（１０）上；为了使硅层（１５）结构化应用了刻蚀掩模...
2002年7月3日
40
Ⅲ-V族半导体结构和制造方法　[申请号/专利号：95106587]
申请人/专利权人：摩托罗拉公司
制造一种具有小图形尺寸Ⅲ－Ⅴ族半导体结构的方法。在Ⅲ－Ⅴ族半导体材料上形成一氮化硅层并在该层上形成由铝组成的介质层。再在此介质层上形成由硅和氧组成的另一个介质层。在用高...
1995年12月20日
 

专利发明首页:·生活及医学 ·作业及运输 ·化学及冶金 ·纺织及造纸 ·建筑及采矿 ·机械及工程 ·物理及测量 ·电子及通讯
...
  　　共36 条信息，当前显示第 1 - 36 条，共1 页
钱眼网客户服务　　联系方式:E-mail:qianyan.biz@hotmail.com 　免责声明
将钱眼设为首页 | 将钱眼推荐给朋友
钱眼网 版权所有 Copyright ©2026 Qianyan.biz All rights reserved. | 网络实名：钱眼
钱眼客服电话:010-82727623 　E_Mail:qianyan.biz@hotmail.com　QQ:532008814　　点击这里给我发消息　
京公网安备 11010502034661号   京ICP备06048586号